【PID】プロセスインテグレーション エンジニア

会社概要(Link

TSMCジャパン3DIC研究開発センター (以下「JRDC」)は、専業ファウンドリビジネスモデルの先駆者であるTaiwan Semiconductor Manufacturing Company Limited (以下「TSMC」)の完全子会社で、茨城県つくば市に位置しています。JRDCは、TSMCがクリーンルームを備えた研究開発施設として初めて台湾以外に設立した拠点で、日本のパートナー企業とともに、次世代の3次元集積化技術や高度なパッケージング技術の研究を推進しています。これらの技術により、コンピューティング性能の向上や多機能化を実現するシステムレベルの革新が実現され、従来のトランジスタサイズの縮小に加え、半導体技術を前進させる新たな道が開かれます。

TSMCは、2021年3月に子会社JRDCを設立し、その後、産総研つくばセンター内にクリーンルーム施設の建設を進み、2022年6月にクリーンルームが竣工しました。JRDCは、半導体の材料や装置に強みを持つ日本のパートナーや国内の研究機関及び大学と連携しながら、最先端の3D IC実装のための材料に関する研究開発を支援していきます。

 

ミッション

お客様のイノベーションを解き放つために、生成AI向け半導体モジュールに不可欠なCoWoS®技術を含む高度な半導体パッケージング(3D IC)技術の研究開発を推進すること。

 

役割

TSMCの技術ロードマップとポートフォリオの更新に寄与する、新しい技術の開発者

日本の強力なサプライチェーンとグローバル市場のニーズをつなぐ橋渡し役

 

仕事の内容

【プロセスの開発業務】

ICパッケージアッセンブリープロセス、主にCoWoS(Chip on Wafer on Substrate)やInFO (Fan Out) oS、MCM(Multi Chips Module)などのon-Substrate (oS)プロセスの開発を実行する。
・ユニットプロセスや材料開発担当者と協力して、ICパッケージアッセンブリーの歩留まり改善、プロセスCIP(Continuous Improvement Plan)を主導する。
上記以外にも、必要に応じてその他の業務の対応をいただきます。

 

Process Development Tasks】

Execute the development of IC package assembly processes, primarily focusing on on-Substrate (oS) processes such as CoWoS (Chip on Wafer on Substrate), InFO (Fan Out) oS, and MCM (Multi Chips Module).

Collaborate with unit process and material development personnel to lead the improvement of yield in IC package assembly and drive the process Continuous Improvement Plan (CIP). In addition to the above, handle other tasks as needed.

In addition to the above, you will be expected to handle other tasks as needed.

 

ポジションの魅力

【技術革新推進】

最先端のICパッケージ技術開発に携わり、技術革新をリードできる点です。専門家との協力を通じて、歩留まり改善やプロセスの最適化に貢献できます。

 

Technological Innovation Promotion】

Engage in cutting-edge IC package technology development and lead technological innovation. Contribute to yield improvement and process optimization through collaboration with experts.

 

応募要件(MUST)

【専門分野】

・半導体業界での5年以上のプロセスインテグレーションエンジニアとしての経験(ICアッセンブリー・パッケージング領域での経験があればなお可)

 

以下の分野の学士、修士もしくは博士の学位

・電気工学

・電子工学

・材料科学

・化学

・化学工学

・応用化学

・物理学

・物理工学

・応用物理学

(上記に限らず理系であれば可)

 

【姿勢】

・新しい知識や技術の習得に前向き、かつ、ご自身で研究開発課題の設定および推進が可能な方

 

【経験】

・事業会社での2年以上の就業経験

 

【日本語】

・日本語能力試験N2 (日本語を母国語としない方)

 

【英語】

TOEICスコア650以上、または、スコア550以上に加え業務での英語利用経験

・英語での論文閲読、資料作成などの情報収集・発信に抵抗が無い方

・英語でのメール、会話等のコミュニケーションに抵抗が無い方

 

 

Professional Field 】
・Over 5 years of experience as a Process Integration Engineer in the semiconductor industry (experience in IC assembly and packaging is a plus)

 

Bachelor's, Master's, or Doctoral degree in the following fields:

Electrical Engineering

Electronics Engineering

Materials Science

Chemistry

Chemical Engineering

Applied Chemistry

Physics

Physical Engineering

Applied Physics

(Other science-related degrees are also acceptable)

 

Attitude】
・Candidates should be open to acquiring new knowledge and technologies, and be capable of independently setting and advancing research and development challenges.

 

Experience】

Over 2 years of work experience in a business company

 

Japanese Language】

Japanese Language Proficiency Test N2 (for non-native speakers)

 

English Language】

TOEIC score of 650 or above, or a score of 550 or above with experience using English in a professional setting

No resistance to reading papers, preparing materials, and collecting/disseminating information in English

No resistance to communication in English, such as emails and conversations

 

応募要件(WANT)

【言語】

・日本語能力試験N1 (日本語を母国語としない方)

 

Language】

Japanese Language Proficiency Test N1 (for non-native speakers)

 

雇用形態

正社員、契約期間の定め:なし

試用期間:あり( 3ヶ月)

 

勤務地

茨城県つくば市

 

給与

現在の年収をベースに魅力的な給与をオファーします。

 

昇給

 

賞与

賞与/年2回(夏・冬)

別途、業績により年次賞与あり(翌年支給)

 

諸手当

通勤手当:実費相当額(上限10万円/月)

残業手当(管理監督者は不支給)

役職手当(管理職向け)

 

勤務時間

9:00~18:00(実働8時間/休憩1時間)

時間外労働:有

 

リモートワーク

全職種、研究開発をタイムリーに実行する為、原則出社です。

 

休日/休暇

土日祝/年次有給休暇、夏季休暇、年末年始休暇、特別休暇等

 

社会保険

健康保険、厚生年金、雇用保険、労働災害補償保険(労災)

 

各種制度

OJTでの研修教育

 

その他諸制度

確定拠出年金(マッチング拠出あり)、退職金制度

 

その他ご案内

施設の敷地内又は屋内を禁煙としています。

 

選考について

Step 1 ページ下の「今すぐ応募する」よりエントリー

Step 2 書類選考(1週間程度)

Step 3 1次面接(オンライン)

Step 4 最終面接(原則来社頂きます)

ポジションによって、面接回数が異なる場合があります。

Step 5 内定提示

応募の秘密は厳守いたします。
本情報は選考の目的以外には一切使用いたしません。

 

 

 

All qualified applicants will receive consideration for employment without regard to race, color, religion, sex, sexual orientation, gender identity, national origin, or disability.

Date:  Feb 13, 2025
Country/Region:  JP
City:  Tsukuba
Company:  TSMC Japan 3DIC RD Center,Inc.