【SBT】パッケージ基板技術開発　エンジニア

会社概要

TSMCジャパン3DIC研究開発センター (以下「JRDC」)は、専業ファウンドリビジネスモデルの先駆者であるTaiwan Semiconductor Manufacturing Company Limited (以下「TSMC」)の完全子会社で、茨城県つくば市に位置しています。JRDCは、TSMCがクリーンルームを備えた研究開発施設として初めて台湾以外に設立した拠点で、日本のパートナー企業とともに、次世代の3次元集積化技術や高度なパッケージング技術の研究を推進しています。これらの技術により、コンピューティング性能の向上や多機能化を実現するシステムレベルの革新が実現され、従来のトランジスタサイズの縮小に加え、半導体技術を前進させる新たな道が開かれます。

TSMCは、2021年3月に子会社JRDCを設立し、その後、産総研つくばセンター内にクリーンルーム施設の建設を進み、2022年6月にクリーンルームが竣工しました。JRDCは、半導体の材料や装置に強みを持つ日本のパートナーや国内の研究機関及び大学と連携しながら、最先端の3D IC実装のための材料に関する研究開発を支援していきます。

ミッション

お客様のイノベーションを解き放つために、生成AI向け半導体モジュールに不可欠なCoWoS®技術を含む高度な半導体パッケージング(3D IC)技術の研究開発を推進すること。

役割

TSMCの技術ロードマップとポートフォリオの更新に寄与する、新しい技術の開発者

日本の強力なサプライチェーンとグローバル市場のニーズをつなぐ橋渡し役

仕事の内容

【職務概要】
当社は、最先端の半導体パッケージング技術を通じて、次世代のエレクトロニクス製品を支えています。本ポジションでは、半導体パッケージの性能、信頼性、製造効率を最大化するための基盤技術開発を担っていただきます。ご経験や専門性、キャリア志向に応じて、以下のいずれかの専門領域でご活躍いただきます。多様なチームや国内外のサプライヤーと連携し、革新的な技術を創出し、製品の未来を共に形作る意欲のある方を歓迎します。

【職務内容】（以下のいずれかの業務を担当いただきます）

1. パッケージ基板開発エンジニア
   a.    社内外の関係者と連携し、基板試作品の構築と基板技術ロードマップの検証（DOE、プロセスウィンドウ評価など）。
   b.    新規テープアウト（NTO）および新製品導入（NPI）における基板の品質・信頼性確保、納期管理。
   c.    サプライヤーとのエンジニアリング/運用会議を主導し、プロジェクト進捗管理、改善計画の提供。
   d.    サプライヤーおよび社内材料研究グループと協力し、ビルドアップ誘電体やはんだレジストなどの新素材における次世代パッケージング基板ニーズを策定。
   
   
2. パッケージ材料インテグレーションエンジニア
   a.    パッケージ材料のデザインルール管理、社内外のデザインガイドライン策定。
   b.    製造のためのデザインレビューをリードし、歩留まり・信頼性最適化のための最終デザインを多チームと協力して確立。
   c.    熱機械・電気的シミュレーションの定義と推進（シミュレーションチームとの連携）。
   d.    設計の重要ポイントの集約と、変更の参考点提供。
   
   
3. パッケージ基板設計DFMエンジニア
   a.    社内外の顧客と協力し、基板設計ルールを管理。
   b.    サプライヤーのDFM（Design for Manufacturing）レビューをリードし、歩留まり・信頼性最適化のための最終設計を多チームと調整して実現。
   c.    新規テープアウトにおける熱機械・電気的シミュレーション（信号/電源インテグリティ）ニーズの定義と実行（社内シミュレーションチームとの連携）。レイアウト変更の参考となる設計ホットスポットの概要提供。
   d.    DFM効率改善（レビューフロー簡素化、新手法開発）の推進。
   e.    基板開発エンジニアを支援し、サプライヤーとのエンジニアリング会議をリード。
   
   
4. パッケージ基板プロセスエンジニア  
   a.    高度な基板技術開発とパスファインディング活動の支援。
   b.    高度なパッケージ基板構造を実現するための主要技術要素の策定。
   c.    サプライヤーをリードしてモジュールDOE（実験計画法）を設計・実行し、予備レシピを作成。
   d.    継続的な改善活動（CIP）を推進し、基板開発エンジニアを支援してサプライヤーのプロセス安定性を向上。
   e.    次世代基板の要件に対応するための新しいツール/プロセスの探求。
   
   

【Job summary】
TSMC supports the next generation of electronics through cutting-edge semiconductor packaging technology. In this position, you will be responsible for developing fundamental technologies to maximize the performance, reliability, and manufacturing efficiency of semiconductor packages. Depending on your experience, expertise, and career aspirations, you will contribute to one of the specialized areas listed below. We welcome individuals who are eager to collaborate with diverse teams and domestic/international suppliers, create innovative technologies, and collectively shape the future of our products.  

【Job Responsibilities】(You will be assigned to one of the following roles)

1. Package Substrate Development Engineer
   a.    Collaborate with internal and external stakeholders to build substrate prototypes and validate substrate technology roadmaps (e.g., DOE, process window evaluation).
   b.    Ensure the quality, reliability, and on-time delivery of substrates for New Tape Outs (NTO) and New Product Introductions (NPI).
   c.    Lead engineering/operational meetings with suppliers to manage project progress and provide recovery plans.
   d.    Work with suppliers and internal material research groups to define next-generation packaging substrate needs for new materials, such as build-up dielectrics and solder resists.
   
   
2. Package Material Integration Engineer
   a.    Manage design rules for package materials and establish internal and external design guidelines.
   b.    Lead design reviews for manufacturing and collaborate with multiple teams to finalize designs that optimize yield and reliability.
   c.    Define and promote thermo-mechanical and electrical simulations (in cooperation with the simulation team).
   d.    Consolidate key design points and provide reference points for changes.  
   
   
3. Package Substrate Design for Manufacturing (DFM) Engineer
   a.    Collaborate with internal and external customers to manage substrate design rules.
   b.    Lead supplier DFM (Design for Manufacturing) reviews, and coordinate with multiple teams to achieve final designs that optimize yield and reliability.
   c.    Define and execute thermo-mechanical and electrical simulation (Signal/Power Integrity) needs for new tape-outs (in cooperation with the internal simulation team). Provide an overview of design hot spots to guide layout changes.
   d.    Drive improvements in DFM efficiency (simplifying review flows, developing new methods).
   e.    Support substrate development engineers and lead engineering meetings with suppliers.
   
   
4. Package Substrate Process Engineer 
   a.    Support advanced substrate technology development and pathfinding activities.
   b.    Define key technology elements to achieve advanced package substrate structures.
   c.    Lead suppliers to design and execute module DOEs (Design of Experiments) and create preliminary recipes.
   d.    Drive Continuous Improvement Activities (CIP) and support substrate development engineers to enhance supplier process stability.
   e.    Explore new tools/processes to meet the requirements of next-generation substrates.

ポジションの魅力

【最先端基板技術】

多様な関係者と連携しながら、最先端の基板試作品の構築に携わることで、新技術の未来を形作ります。プロジェクトの品質と納期を管理し、技術の進化をリードします。”やりがい”を感じるポジションです。

【Advanced Substrate Technology】
By collaborating with diverse stakeholders and engaging in the development of cutting-edge substrate prototypes, you help shape the future of new technologies. You will manage project quality and timelines, finding fulfillment in leading technological advancements.

応募要件（MUST）

【経験】
・半導体業界における3年以上の経験。
・技術的な問題解決の経験。

【学位】
学士、修士、または博士の学位。

【姿勢】
・新しい知識や技術の習得に前向き、かつ、ご自身で研究開発課題の設定および推進が可能な方

【日本語】
・日本語能力試験N2以上 （日本語を母国語としない方）

【英語】
・TOEICスコア650以上、または、スコア550以上に加え業務での英語利用経験
・英語での論文閲読、資料作成などの情報収集・発信に抵抗が無い方
・英語でのメール、会話等のコミュニケーションに抵抗が無い方

【Experience】
・3 years+ experience with semiconductor industry
・A technical problem-solving experience.  

【Education】
Bac./Master/Ph.D. in Eng. Field

【Attitude】
・Candidates should be open to acquiring new knowledge and technologies, and be capable of independently setting and advancing research and development challenges.

【Japanese】
・Japanese Language Proficiency Test N2 (for non-native speakers)

【English】
・TOEIC score of 650 or above, or a score of 550 or above with experience using English in a professional setting
・No resistance to reading papers, preparing materials, and collecting/disseminating information in English
・No resistance to communication in English, such as emails and conversations

応募要件（WANT）

【日本語】

・日本語能力試験N1 （日本語を母国語としない方）

【Japanese Language】

・Japanese Language Proficiency Test N1 (for non-native speakers)

雇用形態

正社員、契約期間の定め：なし

試用期間：あり(　3ヶ月)

勤務地

茨城県つくば市

給与

現在の年収をベースに魅力的な給与をオファーします。

昇給

有

賞与

賞与／年2回（夏・冬）

別途、業績により年次賞与あり（翌年支給）

諸手当

通勤手当：実費相当額(上限10万円／月)

残業手当(管理監督者は不支給）

役職手当(管理職向け)

勤務時間

9：00～18：00（実働8時間／休憩1時間）

時間外労働：有

リモートワーク

全職種、研究開発をタイムリーに実行する為、原則出社です。

休日／休暇

土日祝／年次有給休暇、夏季休暇、年末年始休暇、特別休暇等

社会保険

健康保険、厚生年金、雇用保険、労働災害補償保険（労災）

各種制度

OJTでの研修教育

その他諸制度

確定拠出年金（マッチング拠出あり）、退職金制度

その他ご案内

施設の敷地内又は屋内を禁煙としています。

選考について

Step 1　ページ下の「今すぐ応募する」よりエントリー

▼

Step 2　書類選考（1週間程度）

▼

Step 3　1次面接（オンライン）

▼

Step 4　最終面接（原則来社頂きます）

※ポジションによって、面接回数が異なる場合があります。

▼

Step 5　内定提示

※応募の秘密は厳守いたします。
※本情報は選考の目的以外には一切使用いたしません。

All qualified applicants will receive consideration for employment without regard to race, color, religion, sex, sexual orientation, gender identity, national origin, or disability.

YouTube "TSMC Semiconductor Day in Japan": https://www.youtube.com/watch?v=dyDMMdGOz6U